Latest revision as of 10:08, 2 June 2009

FPGA Cafe

Aktuelles

nächstes Concilium: 19.02.09 - 15:00 Teeküche

Thema: Modelsim Tutorial

Material

Books

Software tools and licenses @ KIP

download

Themenvorschläge

UCF-Files: der Constraints Guide ist viel zu umfangreich für einen Überblick. Was kann ich alles contrainen und wie? Was hat es mit den IO-Standards auf sich? usw... Wer möchte einen Überblick geben?

Xilinx Tools in Kombination mit Makefiles und Subversion. Welche Dateien sind nötig/unnötig? Welche Verzeichnisse werden von den Tools einfach mal gelöscht und fallen so aus der Versionskontrolle? In welchen Konfigurationsdateien stecken absolute Pfade so dass eine Synthese auf einem anderen Rechner u.U. nicht funktioniert? Weitere Stolpersteine?

Clocks: BUFG, IBUFG, OBUF, DCM, idelay, usw. was gibts alles, was muss man beachten? wie macht man ein sauberes clock-domain-crossing? wann ist das nötig (correlated-phase clocks)?

@@ Line 25: / Line 25: @@
 :* UCF-Files: der Constraints Guide ist viel zu umfangreich für einen Überblick. Was kann ich alles contrainen und wie? Was hat es mit den IO-Standards auf sich? usw... Wer möchte einen Überblick geben?
+:* Xilinx Tools in Kombination mit Makefiles und Subversion. Welche Dateien sind nötig/unnötig? Welche Verzeichnisse werden von den Tools einfach mal gelöscht und fallen so aus der Versionskontrolle? In welchen Konfigurationsdateien stecken absolute Pfade so dass eine Synthese auf einem anderen Rechner u.U. nicht funktioniert? Weitere Stolpersteine?
+:* Clocks: BUFG, IBUFG, OBUF, DCM, idelay, usw. was gibts alles, was muss man beachten? wie macht man ein sauberes clock-domain-crossing? wann ist das nötig (correlated-phase clocks)?
+:* Modelsim
 :* Neue FPGAs: [http://www.fpgajournal.com/articles_2009/20090401_retro.htm Retro Revolution]