User:Rkuruvil

From KIP Wiki
⧟kip-jumptonavigation⧽⧟kip-jumptosearch⧽

Ranjeet-Board Anmerkungen/Checkliste

großes Board

  • Schematic
    • Inverter fĂźr Reset/EN ??
    • Spannungsversorgung CPLD
    • Jumper um Vm mit GND zu verbinden
    • Jumper um Vrest mit GND zu verbinden
    • Ausgangswiderstand der DACs ausreichend klein?
    • Blockkondensatoren fĂźr alle DAC Ausgänge (nahe an Spikey)
    • Pins um statt 2.5V, 3.3V und 5V von FPGA auch Labornetzteil nutzen zu kĂśnnen
    • Erzeugen der Terminierungsspannung?
    • Stromaufnahme Spikey? 300mA digital, 500mA analog!!!
    • CPLD: Vccio5 nicht verbunden? IO76 an 3.3V?
    • DAC: Pin LDAC?
    • Potential an KĂźhlfläche der Spannungsregler?
    • Iref fĂźr 4 Spikeys?
    • Versorgung fĂźr Multiplexer nicht eher analog?
    • Blockkapazitäten an MUltiplexer, OPs,..?


  • Layout
    • Power Leitungen dicker
    • Ausreichend Pins/Pads fĂźr debugging
    • GND Pins der Stecker
    • AGND fĂźr DAC und ADC gut genug?
    • vias unter KĂźhlkĂśrper fĂźr Spannnungsregler
    • Position der Pinreihen auf ML505 zueinander?
    • genauer Lagenaufbau des Boards <-> Impedanz


  • Kleines Board
  • Schematic
    • RC Filter fĂźr externe Spannungen an Spikey (außer Vrest)


Layout

  • Bei 1 Spikey Version mĂśglicherweise zum Schluss Vias verschieben
Retrieved from "https://wiki.kip.uni-heidelberg.de/KIPwiki/index.php?title=User:Rkuruvil&oldid=13700"