User:Rkuruvil
From KIP Wiki
⧟kip-jumptonavigation⧽⧟kip-jumptosearch⧽
Ranjeet-Board Anmerkungen/Checkliste
groĂes Board
- Schematic
- Inverter fĂźr Reset/EN ??
- Spannungsversorgung CPLD
- Reset CPLD?
- Jumper um Vm mit GND zu verbinden
- Jumper um Vrest mit GND zu verbinden
- Ausgangswiderstand der DACs ausreichend klein?
- Blockkondensatoren fßr alle DAC Ausgänge (nahe an Spikey)
- Jeweils Jumper um statt 3.3V und 5V von FPGA auch Labornetzteil nutzen zu kĂśnnen
- Erzeugen der Terminierungsspannung?
- Stromaufnahme Spikey?
- Layout
- Power Leitungen dicker
- Ausreichend Pins/Pads fĂźr debugging
- GND Pins der Stecker
- AGND fĂźr DAC und ADC gut genug?
- vias unter KĂźhlkĂśrper fĂźr Spannnungsregler
- Position der Pinreihen auf ML505 zueinander?
- Kleines Board
- Schematic
- RC Filter fĂźr externe Spannungen an Spikey (auĂer Vrest)
Layout
- Bei 1 Spikey Version mĂśglicherweise zum Schluss Vias verschieben