Revision as of 10:17, 20 July 2010

Ranjeet-Board Anmerkungen/Checkliste

großes Board

Schematic
- Inverter für Reset/EN ?? Ok
- Spannungsversorgung CPLD
- Jumper um Vm mit GND zu verbinden Ok
- Jumper um Vrest mit GND zu verbinden Ok
- Ausgangswiderstand der DACs ausreichend klein?
- Blockkondensatoren für alle DAC Ausgänge (nahe an Spikey) Ok
- Pins um statt 2.5V, 3.3V und 5V von FPGA auch Labornetzteil nutzen zu können
- Erzeugen der Terminierungsspannung?
- Stromaufnahme Spikey? 300mA digital, 500mA analog!!! Done
- CPLD: Vccio5 nicht verbunden? IO76 an 3.3V?
- DAC: Pin LDAC? Existiert nicht mehr
- Potential an Kühlfläche der Spannungsregler?
- Iref für 4 Spikeys?
- Versorgung für Multiplexer nicht eher analog?
- Blockkapazitäten an MUltiplexer, OPs,..? Sollte ausreichen

Layout
- Power Leitungen dicker Done
- Ausreichend Pins/Pads für debugging Done
- GND Pins der Stecker Done
- AGND für DAC und ADC gut genug?
- vias unter Kühlkörper für Spannnungsregler
- Position der Pinreihen auf ML505 zueinander? Done
- genauer Lagenaufbau des Boards <-> Impedanz
- Position des Terminierungswiderstands für Lemos nicht optimal
- Power: Nie nur durch ein Via!
- 1206 vs 0603 Kondensatoren nochmal kontrollieren

Schematic
- RC Filter für externe Spannungen an Spikey (außer Vrest)
- Pinbelegung GND-Jumper an VM, Vrest

Layout
- Verbindung Planes <-> Pins?
- Abstände Leitungen
- Bei 1 Spikey Version möglicherweise zum Schluss Vias verschieben

@@ Line 29: / Line 29: @@
 ** AGND für DAC und ADC gut genug?
 ** vias unter Kühlkörper für Spannnungsregler
-** Position der Pinreihen auf ML505 zueinander? one
+** Position der Pinreihen auf ML505 zueinander? Done
 ** genauer Lagenaufbau des Boards <-> Impedanz
 ** Position des Terminierungswiderstands für Lemos nicht optimal